3nm工艺良品率堪忧 韩媒称其不足60% 从FinFET到GAA 三星这一步迈的太大了

据韩媒DealSite报道，三星电子的3nm工艺良品率堪忧，目前仍在50%左右徘徊，尚未达到60%。

自三星2022年6月宣布量产3nm工艺以来，关于其良率的报道众说纷纭，2023年5月，三星宣称其3nm良率可达60~70%，7月，机构Hi Investment & Securities也称三星3nm良率达60%，但在10月，另一家韩媒Chosunbiz称三星3nm良率仅约50%，并且在今年1月补充称，三星计划在半年内将第二代3nm制程的良率提升至60%以上。

三星3nm良品率低的主要问题在于其GAA工艺依旧不够稳定，这直接影响了良品率的提升。

据悉，GAA（Gate-All-Around FET）是一种全环绕栅极晶体管，被广泛认为是鳍式结构的下一代接任者，实现了栅极对通道之间的四面环绕，每一面都有接触，与通道的接触面积更大，因此能实现相比FinFET更好的开关控制，解决大部分可能的电流泄漏，并且GAA的沟道控制能力更强，尺寸可以进一步微缩。

此外，GAA的设计灵活性对设计技术协同优化非常有利，有助于实现更好的PPA优势。

而目前主流的FinFET工艺（鳍式场效应晶体管）在制程微缩到5nm之后，基本就已经达到了物理极限，鳍片距离太近、漏电重新出现，物理材料的极限都让3D FinFET晶体管难以为继。

GAA工艺代替FinFET工艺可以说是必然过程。

也因此，为了夺回“代工份额第一”称号的三星在GAA工艺上下了重注，不仅率先投产，还声称三星的3nmGAA技术采用了宽通道的纳米片，与采用窄通道纳米线的GAA 技术相比能提供更高的性能和能耗比。

在3nmGAA技术上， 三星调整了纳米晶体管的通道宽度，优化功耗和性能，与其5nm工艺相比，第一代3nmGAA工艺可以使功耗降低45%，性能提升23%，芯片面积减少16%；而第二代3nmGAA工艺则使功耗降低50%，性能提升30%，芯片面积减少35%。

但想象很美好，现实却很残酷，GAA工艺所面临的更加复杂的难题似乎并不是那么容易解决的，2022年宣布量产3nmGAA的三星，直到今天也无法解决良品率问题，甚至在此前报道中影响了自家Exynos 2500芯片的投产。

反观是其最大竞争对手的台积电，在其3nm节点依旧稳扎稳打的改进FinFET工艺，并且凭借良好的性能和成熟的工艺，不仅拿下了苹果的订单，还为其GAA工艺争取到了更多时间。

根据报道，台积电已经在2nm制程研发中已取得重大突破，将切入GAA技术，并在2025年实现量产。

只能说，留给三星的时间不多了，如果今年依旧无法改善3nmGAA的良品率问题，错失高通和联发科的3nm芯片代工订单，那就只能提前祈祷自己能凭借在GAA工艺上积攒的经验，在2nm节点和台积电大决战了。